吴顺珉

  • 关注
  • 短消息
  • 送银子
文章
7
评论
3
推荐
1
收藏
0
社区会龄
5 年
个人网站
--
个人简介

这个人很懒

  • 吴顺珉 5推荐

    从螺丝钉到无名小卒-IC工程师何去何从

    从螺丝钉到无名小卒-IC工程师何去何从 眼下这个时间段,业内人士应该都知道IC行业有多火爆。国家政府的大力投资,民间资本的积极涌入,整个产业的国产替代的欲望,带来了可以说以前没有过,而且将来也不再会有的一个IC“黄金时代”。 这对于长期以来,入行门槛远远高于软件工程师却在薪资…...

  • 吴顺珉 推荐

    利用伪随机码降低EMI

    在开关系统和高频系统内含有周期性的震荡信号。这些信号会传递到系统中,时常导致EMI的问题。 一种解决这种EMI问题的方法是通过产生伪随机码展宽周期性震荡信号的频谱,使得信号功率分布在一个频率内而非单个固定频率。通过展宽频率,可以将能量“均匀”分布,从而得到降低EMI的效果。 下…...

  • 吴顺珉 推荐

    利用WReal加速系统仿真

    简介 VerilogA是电路设计特别是IC设计常用的建模语言。它使用电压和电流的数学计算来模拟电路模块仿真。VerilogA模型可以准确描述电路的各种特性。因此可以很好的在系统设计前期进行建模。 但是,由于VerilogA完全使用Spice连续时间仿真引擎,在准确描述系统行为的…...

  • 吴顺珉 推荐

    脉搏和血氧饱和度(Spo2)检测芯片原理

    在医疗应用领域,脉搏检测是一项常规测试。血氧饱和度Spo2指标能够显示病人的氧循环和呼吸循环系统状况,同样是一项重要的生理指标。现在,利用半导体电子设备,我们只需要在身体表面进行简单的接触式测试,就可以在短时间内得到这两项数据。检测设备本身也非常便携。本文简单介绍一下其检测芯片…...

  • 吴顺珉 推荐

    第一章、硬件描述语言与Verilog-A/AMS

    硬件描述语言是用来描述硬件工作方式的程序语言。 硬件描述语言已经有了一段不小的历史,早在1995年,当很多人还不知道电脑和程序是什么东西的时候,Cadence Design System公司就已经提交并通过了IEEE1364标准。这就是VHDL描述语言。 VHDL语言和后来的…...

评论了

  • 2016-02-02 14:01

    请看:http://www.ituring.com.cn/book/1681

  • 2016-01-12 13:44

    hspice就我所知不支持verilog-A/AMS的直接仿真。 我能看到mextram和psp模型已经有了两种版本(spectre和verilog-A),但是verilog-A的跑起来更加慢。准确度其实取决于测试的准确度和拟合的复杂程度吧。理论上来说花足够多的力气总能拟合的和测试曲线一样的。但目前仿真速度是个问题。

  • 2015-05-22 11:17

    我还打算写完最后一章 包含一个buck和一个sigma-delta系统模型的完整例子 如果出新章节的话 现在购买的朋友肯定是可以免费获取的 不过目前buck环路pstb增益有问题 sigma-delta的数字滤波器还没搞定

  • 2015-05-21 11:39

    有一些有兴趣的朋友想了解详细内容,我把目录贴在这里: 第1章 硬件描述语言与Verilog-A/AMS 9 1.1 Verilog-AMS 9 1.2 Verilog-A 10 1.2.1 Verilog-AMS能做什么 10 1.2.2 Verilog-A/AMS的实际使用 11 1.3 SPICE模型 13 1.4 WREAL 13 1.5 仿真工具 14 第2章 构建简单模块 17 2.1 Verilog-A代码示例 17 2.1.1 注释 18 2.1.2 包含外部文件 18 2.1.3 模块声明 19 2.1.4 数值变量 20 2.1.5 模拟过程 21 2.1.6 赋值 22 2.1.7 仿真示例 23 2.2 简单模块描述 26 2.2.1 输入输出的关系 26 2.2.2 输入输出阻抗 27 2.2.3 内部节点 28 2.2.4 并联、串联与Branch 28 2.2.5 示例 29 2.3 条件与循环语句 31 2.3.1 条件语句 31 2.3.2 循环语句 33 2.3.3 genvar 34 2.4 模拟事件 35 2.4.1 initial_step 和 final_step 35 2.4.2 cross 36 2.4.3 above 36 2.4.4 timer 37 2.4.5 or 37 2.4.6 示例 37 2.5 复用模块 39 2.6 库和高级工具的使用 40 2.6.1 ADHL库 40 2.6.2 Model Writer 46 2.6.3 Schematic Model Generator 54 第3章 详细语法介绍和模型范例 63 3.1 语法 63 3.1.1 注释 63 3.1.2 命名 64 3.1.3 数字 64 3.1.4 字符串 65 3.1.5 换行和结束符 66 3.1.6 空白 67 3.2 变量 67 3.2.1 整数型 67 3.2.2 实数型 67 3.2.3 参数 67 3.2.4 动态参数 68 3.2.5 局部参数 69 3.2.6 genvar 69 3.2.7 网线和节点 70 3.2.8 地 71 3.2.9 wreal 71 3.2.10 分支 71 3.3 运算符 71 3.3.1 一元运算符 72 3.3.2 二元运算符 73 3.3.3 三元运算符 75 3.3.4 其他运算符 75 3.3.5 运算符优先级 76 3.4 数值计算函数 77 3.4.1 基础函数 77 3.4.2 三角函数 77 3.5 模块定义与实例化 78 3.5.1 模块定义 78 3.5.2 模块实例化 80 3.5.3 端口对应 81 3.5.4 设置实例模块的参数 81 3.5.5 实例化基本器件 82 3.6 模拟事件 83 3.6.1 模拟事件触发 83 3.6.2 initial_step 和 final_step 84 3.6.3 cross 84 3.6.4 above 85 3.6.5 timer 85 3.6.6 absdelta 86 3.7 模拟量计算函数 87 3.7.1 有限指数函数 88 3.7.2 时间微分函数 88 3.7.3 时间积分函数 89 3.7.4 循环积分函数 90 3.7.5 信号微分函数 91 3.7.6 延时函数 91 3.7.7 瞬态函数 92 3.7.8 摆率函数 94 3.7.9 拉普拉斯变换函数 94 3.7.10 Z变换函数 97 3.8 仿真器函数 99 3.8.1 不连续点 99 3.8.2 仿真步长 101 3.8.3 limit 101 3.8.4 过0检测 103 3.8.5 仿真参数 104 3.8.6 获得网表节点 105 3.8.7 获得仿真类型 105 3.8.8 AC信号源 107 3.8.9 噪声源 107 3.8.10 随机数 108 3.8.11 带分布函数的随机数 108 3.8.12 查表 110 3.8.13 输出结果 112 3.8.14 退出仿真 114 3.8.15 文件操作 115 3.9 自定义函数 117 3.10 编译器语句 118 3.10.1 宏定义 118 3.10.2 宏定义判断语句 119 3.10.3 包含文件 119 3.10.4 Timescale 119 3.10.5 设置默认限定类型 120 3.10.6 默认上升和下降时间 121 3.10.7 重置设定 121 第4章 Verilog-AMS的混合信号仿真 122 4.1 混合信号仿真基础 122 4.2 模拟与数字系统的互动 123 4.2.1 从模拟上下文中访问数字 123 4.2.2 从数字上下文中访问模拟 124 4.2.3 在模拟上下文中检测数字事件 125 4.2.4 在数字上下文中检测模拟事件 125 4.3 连接模块 126 4.3.1 定义连接模块 126 4.3.2 自动插入连接模块 127 4.3.3 连接模块工作原理 129 第5章 系统划分与验证 132 5.1 系统划分 132 5.1.1 顶层划分 132 5.1.2 子模块划分 133 5.2 关键路径和关键模块 137 5.2.1 整体建模 138 5.2.2 使用参数 139 5.2.3 分离指标 139 5.2.4 理解混合信号仿真的限制 141 5.3 子模块模型 143 5.3.1 模型书写的一般流程 143 5.3.2 简单的模型最好 144 5.3.3 让模型象模拟电路 144 5.4 电路与模型验证 144 5.4.1 验证类型 144 5.4.2 验证方式 146 5.4.3 验证工具 146 5.4.4 小结 154 第6章 高级应用 155 6.1 网表和模块实例 155 6.1.1 切换代码文件 155 6.1.2 模型的cornor 156 6.2 用Verilog-A/AMS做验证平台 158 6.3 瞬态,S域与Z域 161 6.3.1 瞬态模型和S域函数模型 161 6.3.2 Z域函数的使用 167 6.4 随机数 173 6.4.1 瞬态仿真中的随机性 173 6.4.2 Monte Carlo 仿真中的随机数 177 6.5 如何使用调试与输出 179 6.5.1 查看参数 180 6.5.2 关闭调试信息 182 6.5.3 运行时输出信息 183 6.5.4 输出信息至文件 190 6.6 收敛与稳定性问题 192 6.6.1 排除错误 192 6.6.2 初始态收敛问题 195 6.6.3 上电或不上电 197 6.6.4 设定电压而非电流 197 6.6.5 输入输出阻抗 199 6.6.6 内部限制 199 6.6.7 反馈 200 6.7 高级仿真中的Verilog-A/AMS 202 附录A Verilog-A/AMS 关键词 206 附录B 208 附录C Symica 208 附录D qucs 215 参考书籍 232

  • 2015-04-18 16:06

    第一次尝试Markdown,可是怎么没有居中的功能呢?